一种250V高动态阻抗恒流器件优化设计

来源 :电子与封装 | 被引量 : 0次 | 上传用户:fankyxu
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
设计了一种250 V高动态阻抗恒流器件,通过在外延层中刻蚀填充氧化槽,形成体内横向沟道结构,提升恒流器件动态阻抗,使器件具有优异的恒流特性。利用MEDICI仿真软件对器件的外延层厚度和浓度、氧化槽深度、调沟注入剂量及栅氧厚度等参数进行模拟仿真,探究各参数对器件特性的影响。最终设计得到的恒流器件击穿电压为300 V,夹断电压约3.5 V,恒流工作区间为5~250 V,在20 V条件下动态阻抗达到189 MΩ·μm,相较于传统恒流器件提升十几倍以上。建立解析模型后采用混合仿真模式对典型LED驱动电路
其他文献
根据5G毫米波N258频段应用设计一种微带缝隙耦合天线。天线基于低温共烧陶瓷(LTCC)技术,选用的生瓷带为Ferro A6M。针对微带天线带宽窄的问题分析其原因并指出存在的不足;创
目的观察用一次性7号注射针头进行婴幼儿腰椎穿刺术的临床效果。方法用一次性7号注射针头替代传统腰椎穿刺针进行腰椎穿刺术100例。结果用一次性7号注射针头进行婴幼儿腰椎穿
2015年我国迎来"IP元年",IP营销成为企业和个人炙手可热的营销手段。IP的定义不再仅仅是创造者创造出来的知识产权和独享专利,而是知识产权(Intellectual Property)的衍生概
随着深度学习的快速发展,神经网络算法被广泛应用于图像处理领域。由于硬件算力限制了神经网络的实现与应用,基于FPGA的神经网络硬件加速器相继被提出。U-Net网络作为一种特殊的卷积神经网络,在生物医学图像分割方向具有重要的意义。U-Net网络的运算瓶颈是卷积运算,采用循环展开、循环流水等硬件电路设计方法,通过提高FPGA内部硬件资源利用率增加卷积运算硬件加速器的并行度,提升硬件系统的整体运算性能。最
PCB组装过程中,通过人工快速查找元器件位置的难度较大,是影响手工焊接效率的重要因素。基于坐标变换算法和图像处理技术开发的元器件定位系统,可以实现PCB上元器件位号的快
选择品种一致、月龄、体重相近的8头西杂肉牛,随机分成A、B两组,分别饲喂青贮全株玉米和青贮饲用甜高粱进行对比试验。结果表明:青贮全株玉米组牛比青贮甜高粱组日增重高0.09