挑战功耗:低功耗ASIC设计技术

来源 :电子设计技术 | 被引量 : 0次 | 上传用户:jianghui123789
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
截止不久以前,低功耗数字IC设计一直是专家或专业IC设计者的领地.但是,大多数IC设计工程师今后都必须学习各种低功耗设计技术,因为越来越多的ASIC和SoC(单片系统)将采用0.13μm及0.13μm以下工艺.在0.13μm工艺时,代工厂开始在硅工艺中采用新的技术和材料如低k介质和铜以便提高设计的性能.采用更小的工艺尺寸、可比例缩放的阈值以及不可比例缩放的电压,能制造出更小、更快的IC,但也带来了一个很麻烦的副作用:泄漏,或静态功耗.
其他文献