论文部分内容阅读
通过用ＶＨＤＬ语言描述一个４位循环移位寄存器模块，说明在用ＶＨＤＬ语言设计数字电路时经常容易出现的实体的端口数据流向不匹配问题，以及ＶＨＤＬ语言中局部变量与局部信号在解决此类问题中所起的作用。
VHDL语言中局部变量与局部信号的作用
【摘 要】
：
通过用ＶＨＤＬ语言描述一个４位循环移位寄存器模块，说明在用ＶＨＤＬ语言设计数字电路时经常容易出现的实体的端口数据流向不匹配问题，以及ＶＨＤＬ语言中局部变量与局部信号在解决此类问题中所起的作用
【机 构】
：
华北电力大学电子系
【出 处】
：
电子工程师
【发表日期】
：
1999年12期
其他文献