论文部分内容阅读
针对深亚微米条件下线延迟超越器件的延迟影响芯片性能的问题，提出一种新的片上总线模型和架构．采用多值逻辑传输模式实现片上模块间的通信；采用地址预置技术，提高基于四值逻辑的片上模块间的数据传输效率．ADMS仿真结果表明，相对于二值地址预置总线，在保持相同数据吞吐量时，可以使总线的数量明显减少；在保持相同总线数目时，数据吞吐量提高2倍．