论文部分内容阅读
本文运用verilog语言，采用自顶向下的电子系统设计方法，在Quartusll5．0软件环境下，将设计的数字频率计分为5个功能模块分别是分频模块、控制模块、计数模块、锁存模块和显示模块，然后将这五个模块一起生成最终的顶层文件，利用CPLD器件实现了量程自转换，测量精度较高，可以正确显示的数字频率计的设计。