论文部分内容阅读
针对高级加密标准（AES ）S-盒优化，提出了一种新的多因子公共项消除（CSE ）优化算法．多因子CSE算法通过对组合逻辑表达式中所含因子最多的公共项优先消除，以简化逻辑表达式，从而有效地减少S-盒电路结构中的GF （2＾4）域乘法逆电路和映射矩阵电路的面积和时延．结果表明，多因子CSE算法具有计算速度快，优化效率高的特点．优化后的S-盒组合逻辑电路采用0.18μm CMOS工艺，设计出的S-盒面积-延时积比目前最小面积和最短延时的S-盒组合逻辑电路分别减少了10.32％和19.64％．