论文部分内容阅读
二乘二取二铁路计算机联锁系统中,两套4个CPU组成了容错计算结构,实现CPU之间的同步是基于表决的容错计算机系统的关键过程。因此,本文提出了一种基于有限状态机的主/备/从并行任务同步模型,用于准确描述系统中不同CPU对象的任务同步状态,为二乘二取二同步通信表决过程大规模复杂的逻辑和时序设计提供了方法学上的参考和简化。