论文部分内容阅读
随着高速电路快速发展，板级信号完整性问题越来越突出。针对高速数字电路反射与串扰问题，本文分析产生问题原因，并提出相应改善措施。最后，借助CadenceT具及IBIS模型对核电数字化保护系统控制卡关键通信网络进行仿真分析，验证方法的合理性。结果表明：合理的并联端接匹配能有效解决反射问题，恰当的地线隔离和线间距调整能有效降低串扰影响，对指导PCB设计具有积极的现实意义。