论文部分内容阅读
以ALTERA公司StratixⅡ系列EP2S60F672I4N FPGA为处理核心,一路将所接收的图像数据经过Linkport模块进行时序转换后送入DSP,DSP在对图像数据处理后,计算出目标位置;另一路对所接收的图像数据在两块SRAM缓存下,以两块SDRAM组成的乒乓结构为存储单元,对不同模式下接收的16 bit图像数据实现了90°旋转,经过数据压缩,在接收到DSP所发送的目标位置后,在目标位置上进行字符叠加,并送入所配置的ADV7179显示时序后进行显示输出。最后对各个模块之间数据处理与相应的