论文部分内容阅读
分析了直接数字频率合成技术(DDS)电路中2类主要的杂散来源——量化误差和相位截断。首先从DDS内部原理入手,介绍并仿真了相位抖动法对DDS输出杂散的抑制效果;然后从DDS外部电路入手,结合锁相环技术(PLL),介绍了DDS+PLL优化法。经过工程实践,获得了低杂散、小步进的理想输出信号。