论文部分内容阅读
编者按：我国的集成电路制造业正迎来大发展时代。世界芯片制造的现状与未来方向如何？我国晶圆制造的特点是什么？
摩尔定律催生制程和封装的进步
问：近几年人们常谈论摩尔定律，担忧是否会走到头，您怎么看了
答：在过去几十年里，摩爾定律只做了一件事，就是线宽微缩。目前来看，线宽微缩的速度减慢了。但摩尔定律的实质是指半导体行业每隔18-24个月会进一步，只不过在过去几十年里，这个进步是由简单的线宽微缩来实现的。到今天，线宽的微缩变得越来越困难，因此，为了实现性能的提高，人们采取了各种各样的创新办法。主要是三个大方向，晶体管的结构、存储器的平面到纵向、封装的结构。
逻辑芯片的晶体管从平面变成立体的Fin FET，再往前，可能FinFET也不够了，需要纳米线。
而在存储器方面，以前的存储器是平房，现在发现人住不下了，就盖楼，从32层、42层，到64层，现在大家都在谈要做96层和128层。以前觉得128层怎么做得出来？现在大家觉得可以做了。
封装的立体化是指，原来我们在凸块上植球，形成铜柱，现在还可以在上面布线，布线意味着可以将两块芯片叠在一起，增加功能，是一种SIP（堆叠封装）集成。
所以，线宽微缩可能会慢下来，但人的创造性无限，我相信技术会一直进步。
问：微缩工艺的下一步期望是什么？
答：从现在的技术路线图，我们在逻辑方面，从7纳米、5纳米到3纳米，大家已经看到3纳米了，虽然没有把它做出来，但是已经看到怎么做了。
实际上，从技术角度，解决方案都有，问题是要花多少成本/代价去实现它，这就变成摩尔定律成本的经济学考量，要把成本降低到大家都能接受的程度。在可预见的将来，这是有可能发生的。例如3D NAND闪存，现在我们在讲128层，但现在也有新技术出现。大家都在思考，去解决立体堆叠可能走到尽头的问题。
多重曝光与EUV光刻
问：半导体制程的挑战是什么？
答：提到摩尔定律向前的进步，是把晶体管越做越小。那么怎样把小晶体管做出来呢？这种工艺一般叫作光刻工艺，就是在光刻时遮挡住一部分，其他的通过刻蚀拿掉。由于目前用的光的波长比较长，就很难把尺寸做得非常小，就像近视的人要想看得更清楚，就要想别的办法。一种办法是用EUV（极深紫外）使波长变得更短，但这项技术非常贵（约1亿欧元），而且不成熟。
第二种办法是通过创新性的方法来做。不就是为了把这条线刻出来吗？刻这条线的时候也不一定非要留着它，所以现在的办法就是多重曝光技术。比如想做两条很细的线，但是曝光不出来这条线，所以就先曝光一条比较粗的线，例如先曝光一条20纳米的线，在两边各沉积5纳米的“墙”，随后把中间的20纳米拿掉，就剩下“墙”，就这样得到了5纳米的线。
这种方法有一个特点，首先对淀积的要求非常高，以前光刻机对均匀度要求没那么高，比较容易达到。可是你做多重曝光淀积的时候，因为是一次性做出来的，所以对均匀度要求就更高了。 “墙”是5纳米，如果做成5.5纳米，“墙”就厚了。因此设备对均匀度的要求非常高。同样，刻蚀的均匀度要求也非常高，怎么做到呢？首先是腔体设计方面，刻蚀采用等离子体，它就是一个气流，气流的均匀度要求非常高，晶圆的中间和边缘要非常一致。因此，在晶圆腔体的设计上要做很多计算机的模拟，以把气流均匀做好。
第二，还不能往下掉东西，这样会影响良率。因此，对腔体的缺陷会有严格的控制。缺陷怎么来的呢}一方面等离子体会轰击腔体的墙壁：第二.在刻蚀过程中，有一些副产品会淀积在上面，因此之后会再用等离子体把副产物去掉；腔体底下还有一个阀门，过程中不能产生粉尘，所以这是非常复杂的过程。传统上，过去几十年来，人们一直通过腔体设计逐步做改善，到现在发现它已经快走到瓶颈。以前的技术是被动的，比如引入气流去调节，现在变成主动的，温度高了以后就把它降下来，这是一项革命性的技术。例如可以通过调整，做到更好的均匀度。这是从刻蚀来看的一个进步。
类似在淀积、刻蚀、金属钨方面的进步还有很多。在金属钨淀积方面，就像你打一口1 0米深的井，下雪后，雪很难把井填完。现在技术已变得很容易。但进一步，打井不算，井下还有横着跑的地道，竖着横着都得填满。泛林集团（Lam Research）今天非常擅长这项技术，在金属钨淀积是99.7%的市场占有率。
问：您一直在讲沉积和刻蚀，是不是可UA用这两项技术结合来替代EUV光刻做不到的技木？
答：是的。通过这种方法可以突破目前光学分辨率的极限。目前14纳米的FinFET基本都要用这项技术。
问：何时会用到EUV光刻？
答：从技术角度看，本来希望在十几纳米制程就用到，但因为技术出不来，所以就改用多重曝光。现在大家都认为在7纳米时可以使用，当然不是全面应用，而是在某些特定的地方已经开始使用。可见，EUV引进的时间与原来希望的相比已经晚了很多。
问：晶圆设备市场有多大？
答：晶圆设备、半导体芯片和整个电子产业呈倒三角关系。据中国工业和信息化部电子科技情报研究所、社科文献出版社发布的工业和信息化的蓝皮书称，全球电子行业整体约有价值两万亿美元的市场规，而这其中，半导体集成电路行业占到了约3400亿美元的规模，即17%左右的份额。在这17%份额中，用于晶圆厂设备的大约有340亿美元，但因为市场一直在变化，比如今年设备业发展非常快，可能会超过400亿美元。
中国制造市场
问：现在中国的半导休业正蓬勃发展，您对此有何看法和建议？
答：一个行业需要脚踏实地地做起来，政府有《国家集成电路产业发展推进纲要》来推动行业发展是非常好的，一方面咱们国家确实非常需要这个行业的发展；另一方面，半导体行业的投入巨大，如果没有政府主动推动，让它自然地发展是很困难的。事实也证明，自从2014年6月“纲要”发布至今，国内的半导体业发展这么快，主要原因就是政府推动的结果。
第二，半导体的特点是每个环节都不能偏废，不能只做成熟的，或只做最先进的，其他的不做。既要兼顾最高精尖的技术发展，同时也要兼顾到市场的需求。对于国内企业来说，成熟技术可能挺多的，高精尖的部分有，但现在还没有做到，例如台积电开始做10纳米了，7纳米也要出炉了，那一块的市场国内还没有得到。所以我们要把缺失的部分赶上去，政府可以在其中起到助力。对于成熟的部分，市场就可以起到相当大的推动作用。
问：国内也有一些半导体设备商，您怎么看竞争？
答：从行业看，我们永远欢迎大家都来参与到这个行业里；另外，有竞争才有发展。在高技术方面，我们更多的竞争是与一些国际大厂；在国内，在一些非核心、非关键的层次上有竞争。
实际上，竞争在任何一个行业都永远存在，竞争让我们进步。我们能做的，不是喜欢或者不喜欢竞争，而是把我们的本业做好，把我们的客户照顾好。
例如国内企业在技术层面比国际最领先的企业往往还有一些差距，在存储器方面刚起步。但是差距不是你想赶就能赶上的，需要很多具体的技术和细致的工作基础。而泛林与全球先进的企业有合作关系，在这个过程中也积累了非常多的经验，在跟国内客户合作的过程中，可以把经验和价值带到合作关系中来。相信这种合作能够加快客户公司的技术发展，尽快减少差距，迎头赶上，并为客户带来价值。
摩尔定律催生制程和封装的进步
问：近几年人们常谈论摩尔定律，担忧是否会走到头，您怎么看了
答：在过去几十年里，摩爾定律只做了一件事，就是线宽微缩。目前来看，线宽微缩的速度减慢了。但摩尔定律的实质是指半导体行业每隔18-24个月会进一步，只不过在过去几十年里，这个进步是由简单的线宽微缩来实现的。到今天，线宽的微缩变得越来越困难，因此，为了实现性能的提高，人们采取了各种各样的创新办法。主要是三个大方向，晶体管的结构、存储器的平面到纵向、封装的结构。
逻辑芯片的晶体管从平面变成立体的Fin FET，再往前，可能FinFET也不够了，需要纳米线。
而在存储器方面，以前的存储器是平房，现在发现人住不下了，就盖楼，从32层、42层，到64层，现在大家都在谈要做96层和128层。以前觉得128层怎么做得出来？现在大家觉得可以做了。
封装的立体化是指，原来我们在凸块上植球，形成铜柱，现在还可以在上面布线，布线意味着可以将两块芯片叠在一起，增加功能，是一种SIP（堆叠封装）集成。
所以，线宽微缩可能会慢下来，但人的创造性无限，我相信技术会一直进步。
问：微缩工艺的下一步期望是什么？
答：从现在的技术路线图，我们在逻辑方面，从7纳米、5纳米到3纳米，大家已经看到3纳米了，虽然没有把它做出来，但是已经看到怎么做了。
实际上，从技术角度，解决方案都有，问题是要花多少成本/代价去实现它，这就变成摩尔定律成本的经济学考量，要把成本降低到大家都能接受的程度。在可预见的将来，这是有可能发生的。例如3D NAND闪存，现在我们在讲128层，但现在也有新技术出现。大家都在思考，去解决立体堆叠可能走到尽头的问题。
多重曝光与EUV光刻
问：半导体制程的挑战是什么？
答：提到摩尔定律向前的进步，是把晶体管越做越小。那么怎样把小晶体管做出来呢？这种工艺一般叫作光刻工艺，就是在光刻时遮挡住一部分，其他的通过刻蚀拿掉。由于目前用的光的波长比较长，就很难把尺寸做得非常小，就像近视的人要想看得更清楚，就要想别的办法。一种办法是用EUV（极深紫外）使波长变得更短，但这项技术非常贵（约1亿欧元），而且不成熟。
第二种办法是通过创新性的方法来做。不就是为了把这条线刻出来吗？刻这条线的时候也不一定非要留着它，所以现在的办法就是多重曝光技术。比如想做两条很细的线，但是曝光不出来这条线，所以就先曝光一条比较粗的线，例如先曝光一条20纳米的线，在两边各沉积5纳米的“墙”，随后把中间的20纳米拿掉，就剩下“墙”，就这样得到了5纳米的线。
这种方法有一个特点，首先对淀积的要求非常高，以前光刻机对均匀度要求没那么高，比较容易达到。可是你做多重曝光淀积的时候，因为是一次性做出来的，所以对均匀度要求就更高了。 “墙”是5纳米，如果做成5.5纳米，“墙”就厚了。因此设备对均匀度的要求非常高。同样，刻蚀的均匀度要求也非常高，怎么做到呢？首先是腔体设计方面，刻蚀采用等离子体，它就是一个气流，气流的均匀度要求非常高，晶圆的中间和边缘要非常一致。因此，在晶圆腔体的设计上要做很多计算机的模拟，以把气流均匀做好。
第二，还不能往下掉东西，这样会影响良率。因此，对腔体的缺陷会有严格的控制。缺陷怎么来的呢}一方面等离子体会轰击腔体的墙壁：第二.在刻蚀过程中，有一些副产品会淀积在上面，因此之后会再用等离子体把副产物去掉；腔体底下还有一个阀门，过程中不能产生粉尘，所以这是非常复杂的过程。传统上，过去几十年来，人们一直通过腔体设计逐步做改善，到现在发现它已经快走到瓶颈。以前的技术是被动的，比如引入气流去调节，现在变成主动的，温度高了以后就把它降下来，这是一项革命性的技术。例如可以通过调整，做到更好的均匀度。这是从刻蚀来看的一个进步。
类似在淀积、刻蚀、金属钨方面的进步还有很多。在金属钨淀积方面，就像你打一口1 0米深的井，下雪后，雪很难把井填完。现在技术已变得很容易。但进一步，打井不算，井下还有横着跑的地道，竖着横着都得填满。泛林集团（Lam Research）今天非常擅长这项技术，在金属钨淀积是99.7%的市场占有率。
问：您一直在讲沉积和刻蚀，是不是可UA用这两项技术结合来替代EUV光刻做不到的技木？
答：是的。通过这种方法可以突破目前光学分辨率的极限。目前14纳米的FinFET基本都要用这项技术。
问：何时会用到EUV光刻？
答：从技术角度看，本来希望在十几纳米制程就用到，但因为技术出不来，所以就改用多重曝光。现在大家都认为在7纳米时可以使用，当然不是全面应用，而是在某些特定的地方已经开始使用。可见，EUV引进的时间与原来希望的相比已经晚了很多。
问：晶圆设备市场有多大？
答：晶圆设备、半导体芯片和整个电子产业呈倒三角关系。据中国工业和信息化部电子科技情报研究所、社科文献出版社发布的工业和信息化的蓝皮书称，全球电子行业整体约有价值两万亿美元的市场规，而这其中，半导体集成电路行业占到了约3400亿美元的规模，即17%左右的份额。在这17%份额中，用于晶圆厂设备的大约有340亿美元，但因为市场一直在变化，比如今年设备业发展非常快，可能会超过400亿美元。
中国制造市场
问：现在中国的半导休业正蓬勃发展，您对此有何看法和建议？
答：一个行业需要脚踏实地地做起来，政府有《国家集成电路产业发展推进纲要》来推动行业发展是非常好的，一方面咱们国家确实非常需要这个行业的发展；另一方面，半导体行业的投入巨大，如果没有政府主动推动，让它自然地发展是很困难的。事实也证明，自从2014年6月“纲要”发布至今，国内的半导体业发展这么快，主要原因就是政府推动的结果。
第二，半导体的特点是每个环节都不能偏废，不能只做成熟的，或只做最先进的，其他的不做。既要兼顾最高精尖的技术发展，同时也要兼顾到市场的需求。对于国内企业来说，成熟技术可能挺多的，高精尖的部分有，但现在还没有做到，例如台积电开始做10纳米了，7纳米也要出炉了，那一块的市场国内还没有得到。所以我们要把缺失的部分赶上去，政府可以在其中起到助力。对于成熟的部分，市场就可以起到相当大的推动作用。
问：国内也有一些半导体设备商，您怎么看竞争？
答：从行业看，我们永远欢迎大家都来参与到这个行业里；另外，有竞争才有发展。在高技术方面，我们更多的竞争是与一些国际大厂；在国内，在一些非核心、非关键的层次上有竞争。
实际上，竞争在任何一个行业都永远存在，竞争让我们进步。我们能做的，不是喜欢或者不喜欢竞争，而是把我们的本业做好，把我们的客户照顾好。
例如国内企业在技术层面比国际最领先的企业往往还有一些差距，在存储器方面刚起步。但是差距不是你想赶就能赶上的，需要很多具体的技术和细致的工作基础。而泛林与全球先进的企业有合作关系，在这个过程中也积累了非常多的经验，在跟国内客户合作的过程中，可以把经验和价值带到合作关系中来。相信这种合作能够加快客户公司的技术发展，尽快减少差距，迎头赶上，并为客户带来价值。