深亚微米下系统级芯片的物理设计实例

来源 :微电子学 | 被引量 : 0次 | 上传用户:sqtian
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等.应对这些问题,在后端设计流程上要有新的方法.文章以一块0.18 μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考.
其他文献
利用Midas GTS有限元软件建立尾矿坝三维模型,并且基于M_C准则及有限元强度折减法对尾矿坝进行静力稳定性评价分析,采用整体位移和安全系数两个指标评价尾矿坝的稳定性。有限
介绍了榫的结构改进及新型榫的生产工艺。改进后的双榫头结构增加了组合榫的强度,将榫头集中到一个部件上使加工过程中不需频繁更换铣刀,提高了加工效率。
较为详细地介绍了南宁市某学校学生公寓的基础设计情况.通过对两种基础设计方案的对比与分析,为同类型工程的基础设计提供了设计参考.
安全环保、优质节约和坚持创新是炼化企业学习实践科学发展观的本质要求。推进炼化企业安全环保发展,必须树立安全环保与企业同步协调发展的理念,建立安全环保的长效机制,完善安
静电放电(ESD)对CMOS电路的可靠性构成了很大威胁.随着CMOS电路集成度的不断提高,其对ESD保护的要求也更加严格.针对近年来SCR器件更加广泛地被采用到CMOS静电保护电路中的情