论文部分内容阅读
针对当前可逆比较器设计方案缺乏可扩展性的问题，提出了基于新型可逆门的具有可扩展性的可逆比较器可逆逻辑电路设计方案．该方案根据二进制数比较的特点采用递归思想将电路分解为2种新型可逆门，对分解出的每一个可逆门进行可逆逻辑综合，再将这2种可逆门级联成可逆比较器．给出了设计方案中每一步的逻辑演算，利用编码的思想进行带无关项的可逆逻辑综合，最终给出了具体的可逆比较器的综合方案．同时，以可逆比较器作为元器件给出了败者树排序电路，将排序的时间复杂度降低到@（n）．