论文部分内容阅读
提出了一种适用于数字音视频编解码标准（AVS）的视频解码帧间运动矢量预测的解码方法，根据AVS宏块模式的特点，以统一的基本运算单元处理所有的解码模式，模块化流水计算，降低了硬件实现的复杂度。采用ASIC结构并使用Verilog语言进行设计、模拟，并成功通过了现场可编程门阵列验证。模块的每个功能块均为专用的VLSI结构，通过系统控制器控制各部分的运行，能有效地提高时钟频率，减小芯片的面积。使用0．18μm CMOS工艺库综合，在50MHz的时钟频率下工作时电路规模仅需1．6万门左右。