论文部分内容阅读
介绍AES算法的原理并阐述了明文分组和密钥长度都是128b的情况下基于FPGA的设计和实现。结合算法和FPGA的特点，采用查表法优化处理了字节代换运算、列混合运算和密钥扩展运算。同时，为了提高系统工作速度，在设计中应用了流水线技术，但由于流水线结构不能用于反馈模式，因此，实现时使用的是电码本模式（ECB）的工作方式。利用QuartusⅡ开发工具给出仿真结果，时钟频率达70．34MHz。最后做了应用分析。