本设计实现了HIRFL-CSRe同步系统控制器DSP插件内的FPGA中的FIFO（First in firstout）功能，数据入口是16位DSP总线，数据出口是16位DAC总......