并行加法器相关论文
浮点运算单元FPU（Floating-point Unit）在当前CPU的运算中地位越来越重要,论文中实现了一种基于FPGA的快速单精度浮点运算器.该运算......
首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分......
码分射频识别系统(CD-RFID)是将CDMA技术和RFID相结合的新技术,主要介绍了该系统中如何对扩展频谱进行解扩。通过对采用并行加法器......
本文介绍了在某微处理器研制中设计的一种地址生成单元的加法电路。为提高地址转换速度，其进位电路中采用了动态门和多米诺逻辑。结......
时钟延迟多米诺逻辑是一种自定时的动态逻辑.时钟延迟多米诺逻辑门的输出信号是单向跳变的,但它可以提供倒相和非倒相的输出.使用......
