随着现代社会的信息化程度越来越高,各种满足人们需求的信息量也在急剧增加,如此海量信息的高速、可靠、实时传输便成为研究人员关注的一个热点。由于业界之前广泛采用的是并行传输技术,其存在时钟和数据无法精确对齐、PCB布线困难以及信号间串扰严重等缺陷,使得传输速率的提升已经达到设计瓶颈,但仍不能满足日益增长的高速要求。而最近几年新兴的高速串行传输技术由于具有更高的带宽、更强的抗干扰能力和更便捷易用的接口等优点,正在迅速成为业界最流行的设计方式。在高速串行接口的具体实现过程中,越来越多的开发人员偏向于采用现场可编程门阵列(FPGA),其具有的良好可重构性、设计简单易实现等优点使得FPGA成为一种高性价比的技术手段。本论文以Xilinx公司FPGA作为实现平台,在深入研究高速串行收发器RocketIO GTX的基础上,完成了高速数据采集与存储系统的设计与实现。本系统以Virtex-6系列FPGA XC6VLX240T为设计平台,构建了高速数据开关矩阵,能够对ADC采集的射频信号进行分流控制,并实时存入SATA接口的磁盘阵列,并能通过专用高速接口对存储数据进行高速下载,将回读数据送至本地计算机和用户设备。本论文取得的主要研究成果为:1.完成了高速数据串行接口的设计与实现。针对高速串行传输技术的特点,深入研究并分析了RocketIO GTX的组成结构和工作原理。RocketIO作为精密器件,内部结构和参数配置十分复杂,采用普通的调用底层原语的方式非常麻烦和容易出错,而借助于Xilinx公司提供的IP核开发向导则使得设计变的简单易用。首先进行了GTX自身的环回测试,测试成功说明参数配置的正确,确保了基本通信链路的建立。其次进行了不同FPGA的GTX通信测试。由于GTX工作在很高的时钟频率控制下,其对于时钟的要求非常严苛,因此此处的时钟配置方式需要做出进一步修正,采用专用参考时钟路由驱动的方式。通过实际测试发现,RocketIO运行速率稳定可达3Gbps,满足该系统的要求。2.完成了高速数据缓存和开关矩阵的设计与实现。由于系统前端采集模块和后端磁盘阵列之间数据速率的差异,因此必须对数据速率进行转换和分流控制。本设计采用异步FIFO完成数据速率的匹配。接着对高速数据缓存和开关矩阵的具体实现方法进行了分析和设计,包括存储数据的分流、回读数据的合路和其他高速串行接口的设计,并在硬件平台上测试了实际的传输效果。整个模块采用Verilog HDL编写源代码,并进行了功能仿真和硬件测试,测试结果表明,该模块功能正确,运行稳定,满足系统的要求。