论文部分内容阅读
1932年,贝尔赛什(Bellectze)提出了同步检波理论,首次公开了对锁相环的论述。随着集成技术的发展,特别是半导体CMOS工艺的出现,锁相技术开始在更广泛的领域得到应用,宽输入与输出范围及可以精确分频的锁相环逐渐成为人们研究的热点之一。众所周知,锁相环系统是窄带闭环反馈系统。本文在研究锁相环理论基础上,基于65nm CMOS工艺设计实现了一款输入频率10MHz-200MHz、输出频率10MHz-1.2GHz的宽带可编程锁相环。版图后Hspice仿真表明该锁相环功能正确、性能优良,能达到预定设计要求。本文的研究工作和创新点主要包括:1.研究了电荷泵锁相环理论,对锁相环的模型、数学推导及稳定性进行了深入研究,为本课题的锁相环宽带技术研究奠定了基础,也为今后的宽带锁相环的研究提供了思路。2.根据锁相环宽带的要求,设计了一种由多个窄带组成的宽带锁相环结构,使锁相环输入频率范围10MHz-200MHz、输出频率范围10MHz-1.2GHz。3.为了防止VC上的抖动对锁相环的性能造成影响,设计了一种适用于单端VCO的抖动抑制电路,可以把VC抖动对锁相环的影响降低百分之七十以上。4.研究了数模混合锁相环的版图设计技术,对模拟电路版图做了精心的匹配设计和保护,有效减少了各种噪声的干扰,提高了锁相环的性能。5.基于65nm CMOS工艺实现了该锁相环,该锁相环的面积0.182mm~2、功耗在最坏情况下小于10mW、VCO频率范围0.9GHz-2.5GHz、输入频率10MHz-200MHz、输出频率范围10MHz-1.2GHz、前分频器可实现1-32分频、反馈分频器可实现1-32分频、后分频器可实现1-32分频、均方根与峰峰抖动在最坏情况下输入频率50MHz、输出频率200MHz时分别为250.129ps和32.125ps。6.对设计的锁相环进行了流片及样片测试。样片的测试结果表明:本文设计的锁相环的性能指标与模拟结果一致,满足了设计要求。