维特比算法作为一种最大似然算法可以在网格图上找出最似然的状态转移路径,已广泛应用在各种信号处理和数字通信领域。由于它的前向纠错性能,维特比译码器广泛应用于各种数字通信系统如:卫星通信系统、GSM(Group Special Mobile)、3G(第三代移动通信)、DVB(欧洲数字视频广播)标准和ATSC(美国先进电视)标准等。 本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、Verilog HDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。 本文的创新之处在于:针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式,大大节省了嵌入式RAM块;提出了一种新的累加度量值的归一化办法;此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法,大大提高了仿真的速度。 所设计的(2,1,7)连续型5比特软判决译码器已经应用于某型号接收机,经受了实际应用的考验产生了巨大的经济效益。