随着工艺制程和设计方法的不断进步,芯片规模和复杂度逐步提高,验证的资源消耗和工作量随之激增。验证作为芯片开发的关键步骤,消耗的时间约占总研发流程的70%,在芯片性能、流片效果以及开发成本上都起着决定性作用。传统的验证方法已难以满足芯片验证的需求,UVM（Universal Verification Methodology）改进了传统的验证方式,其验证平台测试充分且易于移植,具有较高的层次性和复用性。使用UVM技术构建验证平台已经成为整个IC设计行业的趋势。本文在深入研究System Verilog验证语言和UVM验证方法学的基础上,以验证平台高复用性、提高验证充分性和效率为目标,对实习项目的AES安全串口通信IP开展验证工作,确保芯片流片前零缺陷。论文主要工作如下:本文首先分析AES算法和异步串行通信协议,研究AES安全串口通信IP的整体结构以及内部各个模块的功能和实现方式。在此基础上制定AES安全串口通信IP的验证计划,完成测试方法、覆盖策略的设计以及测试功能点的提取。然后,根据提取的功能点,制定接口验证、寄存器异常访问验证、加密解密功能验证以及注入错误传输验证等测试用例。最后,使用SV和UVM完成AES安全串口通信IP验证平台的层次化创建,并设计验证组件,包括驱动激励组件driver、监视设计响应组件monitor、封装容器组件agent、结果校验组件scoreboard、模拟设计工作过程组件reference model、评价验证结果组件coverage等。在验证平台搭建过程中,采用factory机制完成验证平台组件和变量的注册,通过修改替换部分组件的内核函数实现组件的重用,增强了平台的复用性;使用sequence机制产生定向激励和随机激励,通过分离激励与验证组件减小了平台的出错概率,增加了平台的稳定性;使用TLM机制实现平台通信,提高了平台的灵活度;采用脚本实现验证组件的自动化创建以及平台的运行控制,提高了验证的效率。在验证平台搭建完成后,通过激励分组测试完成不同验证场景下的仿真验证。在此基础上加入了断言时序验证和系统级验证,并使用FPGA开发板完成了验证对象的原型验证,提高了验证的完备性和充分性。根据覆盖率报告反馈的结果,收束测试用例的约束范围,增添定向激励。最终使功能覆盖率达到了100%,代码覆盖率达到了99%以上,满足预期目标。