片上系统(SOC)的设计已经由数字型全面转向混合信号型,尤其在无线语音和数字通信应用领域,需要将混合信号模块和基带处理器整合在一起,在单芯片中包含数字基带、模拟基带、功耗管理、射频以及锁相环等部分。混合信号SOC一般整合了微处理器、存储器、复杂的模拟和混合信号处理、数字处理、通信协议和应用程序等部分。模数转换器(ADC)作为SOC硬件系统中模拟和数字的接口就显得尤为重要,并且已经成为技术和市场共同关注的焦点。集成电路的特征尺寸已达到超深亚微米阶段,特征电压也已经降到1V以下,功耗问题伴随噪声和短沟道等效应突现出来,功耗和性能的权衡成为模拟设计的难点。深亚微米下短沟道和噪声温度等效应使诸如高线性度、高速、低功耗数据转换器(ADC)等混合信号电路设计难度加大。比较器是模数转换器的重要组成部分,也是电子系统中应用较为广泛的电路之一。比较器的性能,尤其是速度、功耗、噪声、失调,对整个模数转换器的速度、精度和功耗都有着至关重要的影响。比较器的设计以开环高增益放大器的设计为基础。这类比较器属于非线性的模拟电路,其输入和输出之间不存在线性关系。比较器的应用场合很多,可以用于电压监测,电平转换,V/F转换,适用于采样/跟踪保持电路,过零检测,峰值检测和延迟线的检测。系统级应用包括便携式和电池驱动的系统、扫描仪、机顶盒和高速差分线接收器。本文提出的高速低功耗电压比较器应用于一个IBM 180纳米DP6M CMOS(Complementary Metal Oxide Semiconductor)工艺下的12比特,1MHz采样速率的逐次逼近式模数转换器中。该模数转换器具有高速率、高精度、低功耗的特点。其电源电压是1.8V,共模输入电压为0.9V。本文设计的比较器采用了预放大级结构和动态latch锁存器结构,在传统高速比较器电路结构的基础上应用开关运算放大器技术,提高了分辨率,降低了传输延时和功率消耗。仿真测量结果表明,在20MHz时钟信号下,比较器的分辨率可达0.2mV,传输延迟小于25ns,功率消耗约为0.85mW。整个逐次逼近式模数转换器,包含本文设计的比较器,已经成功流片。