现场可编程逻辑器件(FPGA)的使用已变得越来越普遍，它为数字电路设计人员提供了一个非常实用和可靠的硬件设计环境。本文基于FPGA开发平台，进行了BD2/GPS双系统接收机的核心的部件相关器的硬件设计和实现，构成了应用处理器中的码跟踪环和载波跟踪的重要组成部分，并进一步进行定位解算。研究的内容主要包括以下几点：BD2-B1I频点单跟踪通道的设计与实现。采用模块化设计思想，重点设计载波NCO、载波相位计数器、复相位旋转下变频、码NCO、伪码产生器、码相位计数器、历元计数器、码相关器、累加清零器等单元电路。各个模块通过Verilog HDL语言在FPGA中实现，仿真结果表明基于FPGA实现的跟踪通道内各模块参数与理论值一致，精度设计符合要求。寄存器组和外围模块的设计与实现。寄存器组模块主要包括载波模块寄存器、码模块寄存器、积分累加模块寄存器以及系统状态寄存器、系统控制寄存器；外围模块组成单元包括频综配置模块、EMIF数据总线接口模块、时基发生器模块。各个模块通过Verilog HDL语言在FPGA中实现，仿真结果表明基于FPGA实现的外围模块均工作正常，能够满足设计要求。BD2/GPS双系统24通道相关器的设计与实现。为提高资源利用率及系统兼容性，采用配置使用通道内相似模块的方式，如载波NCO，码NCO等，实验结果表明资源占用率有一定减少。BD2/GPS双系统相关器的系统联调测试。基于实验室前期研制的GNSS硬件开发平台，首先用MATLAB完成BD2/GPS捕获、跟踪算法，在芯片完成后将算法按C语言进行改写，加载到DSP中测试双系统相关器芯片工作状况；测试结果表明：该双系统相关器能够正确处理BD2-B1I频点和GPS-L1频点信号，完成捕获和跟踪过程，并最终得到导航电文。