论文部分内容阅读
在CMOS器件工艺中被广泛应用于源漏接触的硅化物——NiSi在下几代技术节点中依然被视作最佳的接触材料,尽管这种材料也而临着超薄化所带来的一些问题：稳定性的严重退化和电阻的急剧增加。为了构造对称CMOSFET以及增强器件的驱动电流,人们将目光投向了Si(110)衬底,因为在保证电子迁移率下降量在可接受范围内的前提下选择Si(110)衬底能够有效增加空穴的迁移率。论文从三个角度对Si(110)衬底上Ni的硅化反应进行了研究。(1)Ni/Si(110)的固相反应特性及肖特基结电学特性研究。在Si(100))和Si(110)两种衬底上采用物理气相淀积(PVD)技术淀积Ni金属膜,然后在不同的温度下使用快速热退火(RTA)方式实现Ni与Si的固相反应。对比退火之后的Ni/Si(100)和Ni/Si(110)样品,发现在后者中生成NiSi物相的退火温度比前者要高,X射线衍射(XRD)测试数据表明Si(110)衬底上生成的硅化物具有较大的晶粒尺寸。论文中描述了用I-V测试方法测量NiSi/Si(100)和NiSi/Si(110)肖特基接触的电学特性。实验数据和分析结果表明NiSi/Si(110)接触具有较低的肖特基势垒和较大的理想因子。(2)超薄Ni在Si(110)衬底上的固相反应特性。论文研究了超薄(<5nm)Ni膜在p-Si(100)和p-Si(110)两种衬底上的硅化反应的特点。薄层电阻测量发现3nm和1.5 nm超薄Ni膜样品退火后形成的硅化物薄膜在高温下电学性质反而比较厚的Ni膜样品更稳定。进一步的扫描电子显微镜(SEM)测试表明超薄Ni样品的表而形貌在高温下比较厚的Ni膜样品更为稳定。然而,相几比于Si(100)衬底,Si(110)衬底上的超薄Ni样品的形貌稳定性要差。此外,实验发现较厚的5 nm和10 nm Ni样品之间的硅化物的生成情况也不相同：由于体系能量最低化的要求,这两种样品中生成的NiSi晶粒的择优生长方向不一致。(3)Sb中间层对Ni/Si固相反应的影响。在淀积Ni膜之前,使用PVD方法在Si衬底上直接淀积一层合适厚度的Sb膜,然再使用RTA法处理样品,以研究Sb对NiSi/Si肖特基势垒高度(SBH)的影响。通过二次离子质谱(SIMS)测试发现,经过RTA处理之后Sb杂质在NiSi/Si界而处分凝使样品形成杂质分凝肖特基结构(DSS)。电学测量结果表明,Sb掺杂可以有效地降低NiSi/n-Si结构的SBH,而提高NiSi/p-Si结构的SBH。同时发现掺Sb后NiSi/Si(110)比NiSi/Si(100)的反向漏电更大,这是山于分凝后的Sb不易于在NiSi/Si(110)界而处固相外延(SPE)生长而使得界而较为粗糙。