随着社会科技的迅速发展,人们对时间精确度和稳定度的要求越来越高。尽管原子钟的精度已经达到10-15,但其体积过大,难以广泛地应用于航天航空以及民用。为了能够扩大原子钟的应用,对原子钟微型化的呼声越来越高,乃至在各国形成了无形的竞争。而在这场竞技中,无疑美国暂时处于领先的地位,而日本紧跟其后,而我国在这方面的水平也得到了极大的提高。实现原子钟微型化的必备前提就是要了解其内部构架。原子钟分为物理部分和电路部分。目前将原子钟的物理部分微型化的技术是最重要的,但对其电路部分进行微型化也很重要,而且具有突破点。原子钟电路的主要核心之一就是直接数字频率合成DDS。在本课题的一个任务就是使用DDS专用芯片实现原子钟电路部分,但在该电路中用到了四块DDS专用芯片,很明显这是可以被取代的;而FPGA正是适当的实现方法。本文使用FPGA实现原子钟DDS电路实现其微型化,具体内容如下:第一,简单阐述了DDS的原理及其分类,介绍了DDS各模块之间的作用以及输出频谱,着重介绍引起DDS输出杂散的原因并进行分析。第二,概要地介绍EDA设计流程,并扼要介绍Verilog HDL、FPGA和Quartus II,对FPGA进行选型。第三,提出基于FPGA实现专用DDS电路设计方法,完成137Hz的单频输出以及100MHz的调频输出功能设计,通过了编译;设计九阶椭圆滤波器作为低通滤波器,并根据输出结果对其进行改进。第四,使用ModelSim进行了波形输出仿真;运用Matlab进行了频谱分析,验证了频谱的一致性。