从20世纪80年代美国军方提出了现代小卫星的概念以来,现代微小卫星技术发展非常迅速,微小卫星是目前航天器发展的一个重要方向。现代微小卫星具有重量轻、性能好、研制周期短、造价低等优点。作为微小卫星的关键部分,数字测控应答机系统具有结构简单、质量轻、工作时间长和可靠性高的特点。本文就是对测控应答机中的数字测距系统进行系统设计和验证实验。 本文主要的工作是数字伪码测距系统和数字测控应答机基带平台的设计,以及测距功能的验证平台设计。根据测控应答机的硬件要求,在确定以FPGA和DSP为基础的情况下,利用ADC和DAC作为数字—模拟信号转换芯片,以及其他各种数字设计技术,设计出一个数字测控应答机的硬件基带系统,作为伪码测距系统验证的主要硬件平台,同时也为将来整个数字测控应答机进行整合提供硬件平台。 本文根据再生伪码测距原理,提出测距系统数字化的体系结构,分析伪码发生、码跟踪环路、下行再生转发等功能模块,然后使用FPGA设计技术在QuartusⅡ编译环境下将各个模块用VerilogHDL硬件描述语言予以实现。再通过仿真实验、精度实验、长线测距、无线WLAN板传输(注:见本文第五章,P54)等各种不同的实验平台来验证伪码测距系统的功能,实现了伪码从一个平台发出后经过一段距离后被另一个平台的码跟踪环路恢复,通过伪码和码时钟的相位差延时来计算伪码所经过的距离,并使用DSP技术设计比相电路对码时