SoC(System On Chip)作为目前集成电路设计的一种发展趋势，其市场已经十分广阔，而验证一直是SoC设计流程中至关重要的一环，约占SoC设计80%左右的时间，SoC和ASIC的最大区别是SoC具有更大规模和更高的系统复杂性，设计中除了使用大量硬件IP之外，SoC还需要考虑硬件之外的因素，如固件和软件、操作系统、驱动程序以及应用程序等口，这就要求在SOC验证中要同时考虑硬件和软件的验证，以确保设计的软件和硬件具有良好的兼容性。板级验证可以很好的满足SoC验证的这些需求，可以在很大程度上加速其验证流程。传统的硬件验证平台大多基于FPGA芯片，随着SoC功能越来越完善、规模越来越大，单纯基于FPGA芯片的验证平台已经难以满足SoC验证的需要。本文在传统FPGA验证技术的基础上设计出一款基于FPGA加多核DSP的多信道通信SoC验证平台。本文首先对板级验证的特点及其优缺点进行了分析，指出了板级验证的必要性及局限性。然后本文从平台架构出发，提出Pin-to-Pin与总线共享结合的互连结构；验证平台采用目前主流的高速串行总线作为互连方案；针对平台面向高速通信应用的需求，采用两颗面向高带宽应用的高性能FPGA和一颗面向移动通信领域的多核DSP作为核心芯片，确定了平台的整体架构。接着从系统的电源、存储、互连、控制等功能模块入手，对平台的具体电路设计作了详细分析。最后对平台设计的关键点高速外设的设计进行了详细的阐述。最后经过调试，验证平台完全可以正常工作，各项性能指标达到预期设计目标。