近年来,随着物联网、人工智能、大数据等成为科技发展的主要方向,无线通信在可靠性方面的挑战越来越大。为了减少信息在信道中传播时受到的噪声干扰,采用信道编码是人们普遍认同的办法。LDPC码就是目前主流的信道编码解决方案。LDPC码全称是低密度奇偶校验码,它具有优异的编码性能。LDPC译码器则是该技术的关键,它通过利用一系列校验方程对接收到的数据进行大量的迭代运算,剔除信道噪声干扰,得到正确的信息。但是目前LDPC译码器的发展仍有一些不足,比如无法兼顾吞吐率和资源消耗、内部存储空间过大等等。而且灵活性也已经成为了一个重要需求,接收端往往需要对不同码率甚至不同码长的信息进行译码。综上所述,设计一款新型的LDPC译码器具有重要意义。本文结合企业项目,通过对LDPC码以及LDPC译码器的研究和学习,设计了一款基于BDS-CDRadio技术的新型的LDPC译码器。BDS-CDRadio技术又称“基合北斗导航系统”,该系统是一套北斗卫星高精度导航定位解决方案。译码器架构采用了部分并行架构,在保证译码速度的同时减小资源消耗;算法选用TDMP译码算法,并利用归一化最小和算法计算后验信息;在对接收码字的存储方面,提出新的存储方案,可以实现在同一个时钟周期内输出多个码字,减小了译码延时;在对校验矩阵和后验信息的存储方面,提出新的优化方案,对原来冗杂的数据进行压缩,降低了存储空间的需求。在保证性能的同时,译码器可以同时支持四种码率,分别为2/3、1/2、1/3和1/4,增加了对校验矩阵的处理模块,允许由外部配置校验矩阵,在保证矩阵规格的前提下,理论上可以支持任意校验矩阵,具有很强的灵活性。设计一开始基于FPGA平台,之后投入企业ASIC项目“基合SK9042”中使用,该芯片是BDS-CDRadio系统的移动接收端芯片,目前已经成功流片。在150M主频且假设达到最大迭代次数时,吞吐率根据不同码率在3.81~9.19Mbps之间变化,资源消耗在FPGA中为14.8k逻辑单元,ASIC为15万逻辑门,功耗8毫瓦。