为形成具有自主知识产权的全数字FM解调硬核，同时结合西南集成电路设计公司的项目，本论文重点研究了全数字FM解调的ASIC设计与实现。　　 论文在简要介绍调频体制的基础上，对当前的全数字FM解调方案进行了深入分析，选择了满足给定指标的数字解调方案，分别进行了浮点数和定点数的系统仿真，以及FPGA验证，完成了解调模块的版图设计并流片。　　 根据系统对解调性能的要求，选择基于正交相关器的解调方案，并采用CIC滤波器作为信道滤波器。根据对芯片低功耗、小型化的要求，本文对所提出的解调方案完成了定点数仿真，对技术实现中的关键问题进行了研究分析并对部分模块的实现提出了改进优化方案。　　 论文首先详细分析了当前的全数字FM解调方案，依据系统参数要求，确定了符合性能要求的解调方案；在此基础上，分别建立了系统的浮点数仿真模型和定点数仿真模型，并对系统仿真结果作了详细分析，证明了该解调方案的可行性；再次，为了在短时间内发现ASIC芯片设计过程中的所有错误，同时能够更真实地模拟ASIC芯片运行，并得到一些参考指标，如芯片面积、功耗以及运行频率等，本文对解调方案进行了FPGA验证；最后，对设计进行了逻辑综合、布局布线以及静态时序分析等工作，完成了芯片的版图设计，并在台积电流片，同时，给出了详细的芯片测试方案。　　 本文的研究工作表明：基于正交相关器的解调方案，CIC滤波器对邻近信道信号的抑制可以达到60dB以上，信噪比增益可以达到20dB，同时，在1 KHz信号带宽内，对寄生调幅信号的抑制至少可以达到40dB，符合预期的设计目标，完全可以满足系统对解调模块的性能要求。