近年来,无线通讯技术及其应用得到了非常迅速的发展。为了实现低功耗,低成本,在CMOS工艺上集成射频前端电路和数字处理器的设计方法越来越受重视。这种设计方法带来的设计挑战之一就是数字电路模块产生的衬底噪声通过公共的衬底会非常严重地影响敏感的射频电路的性能。在大多数射频应用中,压控振荡器是一个非常敏感的模块。耦合进入压控振荡器的衬底噪声会对振荡器的频率和幅度进行调制。调制的结果会在振荡器的输出频率两侧产生杂散,严重影响压控振荡器的相位噪声性能。本文介绍了中芯国际0.18um RFCMOS工艺中的轻掺杂衬底建模方法。该模型结合仿真软件可用于预测衬底噪声对射频电路性能的影响。同时理论联系实践对数字电路的开关噪声的产生,衬底噪声在轻掺杂衬底中的传播以及衬底噪声对压控振荡器模块的影响进行了研究。