随着现场可编程门阵列(Field Programmable Gate Array,FPGA)被广泛应用于各个关键领域,其安全性开始受到人们的重视,引起了学术界的大量关注与研究。如今,网络安全已经不再局限于软件安全,硬件设备本身的安全也受到越来越多的考验。硬件木马作为硬件攻击中最有效的手段,受到了学界的重点关注。本文针对FPGA硬件木马,分别研究了基于电磁边信道的检测技术和基于环形振荡器网络的检测技术。主要内容如下:(1)介绍了FPGA硬件木马的相关概念与检测技术。分析了硬件木马的结构与分类、工作原理与基本特征。总结了现有的FPGA硬件木马检测技术,并分析了各类检测技术的优缺点。(2)提出了基于FPGA时钟树电磁边信道的木马检测技术。针对FPGA硬件木马,本文提出一种边信道检测技术。首先,本文分析了硬件木马植入对FPGA时钟树产生的影响。接着,基于此分析,本文提出一种实验框架以采集FPGA时钟树辐射的电磁信号。最后,引入二维主成分分析(Two-Dimensional PCA,2DPCA)和神经网络算法从电磁边信道中提取特征,并判定待测FPGA中木马存在与否。结果显示,本文提出的方法对用于测试的永久激活型木马的检测正确率达到100%,触发激活型木马的检测正确率最高达到92%。此外,本文还对实验中的探头步径、扫描区域等5个重要参数对检测结果的影响作了详细讨论。(3)构建了针对环形振荡器网络检测技术的优化方法。针对集成于片上的环形振荡器网络木马检测方法,本文提出了一种对环形振荡器数量的优化框架。首先,本介绍了环形振荡器网络检测硬件木马的基本原理。接着,本文分析了能够被环形振荡器感知到的特定规模硬件木马的存在范围。基于该范围,本文提出了一种基于正六边形网格划分的环形振荡器布局方案,讨论了环形振荡器在电路边界布局的问题。基于该布局方案可以优化网络中所需的环形振荡器数量。实验结果显示,本文提出的方法对比其他报道中出现的环形振荡器布局,在使用的环形振荡器数量或木马检测正确率上具有一定优势。此外,使用不同工艺FPGA进行实验表明了该方法的普适性。