近年来,随着人工智能的迅速发展,机器学习、边缘计算等应用越来越广泛。在许多此类应用程序中,为了能够在源有限、形式有限和数据量大的情况下进行操作,这些系统往往需要低功耗、低成本和快速的数据推理。然而传统的冯诺依曼结构的计算与存储分离的特点是阻碍这些应用发展的一个重要因素。特别是随着冯诺依曼瓶颈和内存墙的出现以及随着工艺技术和摩尔定律的发展,计算与存储的矛盾日益凸显,严重限制了这些应用的使用。为了克服这些传统的冯诺依曼结构所带来的计算限制,存内计算的概念被提出。本文首先介绍了存内计算提出的背景和研究现状。并详细分析了 SRAM的工作原理。SRAM具有高速、低功耗以及和数字电路很好的兼容性等优点,一直被用作CPU的高速缓存。所以自存内计算提出以来,SRAM存储模块一直是重点研究对象之一。在此基础上,本文介绍了三种基于SRAM的存内计算技术,详细分析了这几种技术的工作原理和优缺点。然后基于TSMC 65nm工艺设计了一种基于SRAM的存内减法计算电路。电路主要有两个工作模式,SRAM模式和存内减法计算模式。当工作在SRAM模式时电路进行8位数据的读写操作。当工作在内存减法模式时,电路主要进行4位二进制数据的减法计算。其主要原理是将多位二进制数据存储到相邻的一列存储单元中,每次同时开启每行存储单元的字线,通过控制每行字线开启的时间长度代表不同的数据权重,然后将6T单元从单字线结构改为双字线结构,在计算的时候根据减数的数值一次性开启多行字线,通过比较两根位之间的电压差值来判断减法的结果。最后在减法计算的基础上,通过灵敏放大器判断减法极性实现差的绝对值计算。通过仿真发现最后的计算结果有着很好的线性度。由于其在进行计算的时候所有字线都开启,能显著提高数据的吞吐率。