数字水印是信息隐藏技术之一,是信息隐藏技术形象生动的应用。数字水印在声像等艺术作品的版权保护和认证中有着极为重要的作用和广泛的应用。然而大部分对数字水印的研究和应用都是使用软件实现,其缺点是运行速度慢,不能满足实时处理的要求,所以采用硬件来实现数字水印有重要的实用价值和意义。本文使用半定制ASIC设计方法,设计了数字水印中提升式小波变换模块和水印算法及嵌入模块,并使用Verilog HDL自顶向下的代码描述作为设计输入方式,由此产生数字水印各部分的IP软核,在此基础上采用ASIC的设计方式生成IP固核。本文主要进行了以下几方面的工作:1)研究了数字水印中提升式小波变换的算法及其硬件架构。提升式小波变换是数字水印实现的关键算法之一,文中在前辈提出的小波变换、离散小波变换的基础上分析了提升式小波变换,并对提升式小波变换开始和结束的边界处理以及流水线处理进行了设计,用Verilog语言进行了描述,仿真。2)数字水印序列的生成及嵌入IP核的设计和仿真。文中将图片分成几个位平面,并在最低位平面上使用m序列(伪随机序列)嵌入无意义水印。3)对提升式小波变换模块进行了掩模式ASIC的分析与设计,得到了IP固核。该部分使用的EDA工具进行设计,主要有Design Compiler(Synopsys公司的逻辑综合工具)、Silicon Ensemble(Cadence公司的布局布线工具)。