随着SOC(System On Chip)设计复杂度的不断提升与快速上市时间之间矛盾的日益凸显,功能验证已经成为超大规模集成电路设计的严峻挑战。对于传统的IC(Integrated Circuit)设计功能验证占据整个芯片设计周期的一半以上,对于集成了大量IP(Intellectual Property)核的SOC来说,功能验证以达到整个周期的80%,甚至更多。随着SOC设计已成为当今IC设计的发张趋势,片上重用的IP模块数越来越多,如何快速的验证这些IP核已成为影响SOC设计发展的主要瓶颈。本章首先对IP核进行了简单的概述,研究了IP目前的应用现状和未来的发展趋势。同时详细介绍了验证语言的发展状况和功能验证技术存在的问题,由于这些主流功能验证存在验证效率低、平台的可重用性差、可靠性差和完备性无法保障等问题。为了解决上述问题,引入基于UVM(Universal Verification Methodology)高级验证方法学的思想搭建验证平台对IP验证具有高效性、完备性、可靠性和可重用性等优势,以满足现代SOC验证的迫切需求。本文以实习期间一款SOC芯片中基于APB(Advanced Peripheral Bus)总线规范的UART(Universal Asynchronous Receiver/Transmitter)IP核作为待测设计,异步收发器UART作为输入输出系统中的重要组成部分,已经广泛应用于各类SOC芯片设计中,研究如何使用UVM验证方法学搭建UART验证平台具有重要的实践意义和参考价值。验证前期详细分析了使用UVM高级验证方法学搭建模块级验证平台的实现需求和策略,以确保验证平台的快速实现,验证过的程高效性、正确性、充分性等。在完成了UVM的验证平台总体架构以后,主要对验证平台中的UVC(Universal Verification Component)的结构和功能进行了详细的研究和分析。并且重点分析每个组件的实现过程,最终搭建一个的可重用性好、效率高、和完备性好的验证平台。同时使用基本测试用例对仿真结果进行分析,通过覆盖率报告证明了验证工作的完备性和正确性。本文搭建的验证平台可复用到子系统或系统级验证平台,并且快速的完成验证。并且此UART验证平台能扩展到相似的IP核以达到重用性,或者通过搭建此验证平台的原理和方法,能够指导其它验证平台的搭建,以缩短整个SOC验证的周期,提高验证的效率,减少实际工作中的人力物力,保证芯片的设计正确性。