现代工艺所提供的巨大集成能力，使得片上系统(SoC)的设计，从过去的尖端技术发展成为当今的一种主流技术，在这些SoC中一般集成一个或几个处理器，还有大容量内存、总线结构、协处理器和I/O通道等，就是一般所称的IP核。 IP核的可重用性是SoC设计的关键之一，而这也是现在IP市场上的一个薄弱环节，大多数IP核只适用于各自的ASIC设计，接口复杂，可重用性差，有时甚至比重新设计一个新的IP核还要费时费力。国际上提出片上总线架构的方法很好的解决了这个问题，例如CoreConnect结构(IBM)，Wishbone结构(Silicore)，AMBA总线结构(ARM)，其中以AMBA总线应用最广泛，已经成为业界事实上的片上系统总线标准。基于AMBA的SoC设计由AMBA总线和带AMBA总线接口的IP核组成，相同的接口设计使IP核更具有可重用性。 另外由于集成电路的设计工艺越来越小，深亚微米的影响正在逐渐凸现出来，尤其表现在验证周期占据了产品开发的周期的大部分，甚至70％。而且验证的要求越来越高，手段也更加丰富，功能仿真，静态时序分析，以及形式化验证等等，在规模比较大的设计中，静态时序分析和形式化验证使用越来越多，有效提高验证速度，建立一个可重用的验证平台和一个合适的验证策略有利于提高验证的效率。 本文基于国家高新技术研究发展计划(863计划)子课题——“叠加图文信息于标准模拟视频信号用VACIP标准化与产业化”，通过对VACIP核设计，主要讨论了以下三个方面的内容：片上系统总线和基于片上系统总线的设计方法，基于AMBA总线的IP核设计方法；可重用IP核的设计流程以及软核、固核和硬核的设计，多时钟域的处理；深亚微米工艺下IP核的各种验证方法的结合，基于AMBA总线情景式验证策略研究，静态时序分析(STA)和形式验证(FormalVerification)在深亚微米下的应用。