合成孔径雷达(Synthetic Aperture Radar,SAR)是高分辨率的微波成像雷达,星载SAR实时成像处理器是研究领域的热点。本文重点论述了在基于SoC(System on Chip)技术的SAR实时成像处理器中的存储系统设计工作。本文设计了特殊的存储系统体系结构。SAR成像处理器中对原始数据以及中间处理数据的访问是以行或列交错的形式进行的,通用存储系统(DDR-SDARM)难以兼顾行访问效率和列访问效率。本文设计了特殊的地址数据组织重排和存储颗粒排放方式,兼顾了行访问效率和列访问效率。整体的访存效率达到通用DDR SDRAM系统的2～3倍左右本文设计了高速存储系统控制IP。存储系统的吞吐率是是系统实时性的保证。设计中采用了多种降低overhead提高读写速度的方法。主要包括:内置不等宽FIFO进行数据的写缓冲;选择合适的存储颗粒行数据打开关闭方式。支持PLB总线中最适合实时成像算法的读写方式。系统的可靠性对于星载器件具有重要意义,本文设计了符合星载实时成像处理器特点的存储系统纠错容错方案。采用较少冗余存储颗粒,在系统没有故障的情况下,冗余的存储颗粒可以采用海明码等方式进行纠错,当系统中部分器件出现故障时,系统可以自动将冗余颗粒的功能进行转化。分析表明,整个存储系统的可靠性大大提高。