论文部分内容阅读
静电放电(ESD)是影响集成电路(IC)功能甚至毁坏芯片的主要因素之一。尤其是随着半导体制造工艺技术的不断进步,ESD产生的破坏已引起了广泛关注,ESD防护的必要性和重要性日益突出。与二极管和栅接地NMOS相比,可控硅(SCR)具有单位面积最优的电流泄放能力,并已逐渐成为ESD防护领域的重要防护器件之一。又由于ESD防护方案的不易移植性和制备工艺的多样性,尤其是工艺特征尺寸的不断减小,加剧缩小了ESD防护的设计窗口,导致SCR结构的ESD防护设计日益困难。在此背景下,本文基于0.25-μm Bipolar-CMOS-DMOS(BCD)、0.18-μm CMOS和21-nm CMOS三个工艺平台,设计并制备了多种具有窄小电压回滞幅度的改进型SCR器件;利用计算机辅助工艺设计(TCAD)仿真与传输线脉冲(TLP)测试,分析与探讨了不同工艺平台下ESD防护器件的内部工作机理,优化了器件的ESD性能。论文的主要内容如下。首先,介绍了被保护电路的ESD防护设计窗口定义及相关主要电学参数;概述了常用的ESD仿真与测试技术;简述了传统SCR器件的工作原理,探讨了可适用于高压与低压制备工艺中窄小ESD设计窗口的基本ESD防护设计方法。其次,基于0.25-μm BCD高压工艺,设计了内嵌MOS的N跨桥SCR(SCR_N_MOS)和内嵌纵向NPN的SCR(VSCR)两种新型器件。具有不同金属连接方式的两种SCR_N_MOS器件的电压回滞幅度较小,分别为9.5 V和8.3 V,但是器件的触发电压或维持电压无法同时满足5 V IC的ESD设计窗口。与传统SCR器件相比,具有不同阳极版图的两种VSCR器件的电压回滞幅度分别缩小了21.0 V和37.4 V,单位面积的ESD鲁棒性分别可提高8.0倍和8.5倍,其中具有叉指状阳极版图的VSCR器件的电学参数可满足18 V IC的ESD防护设计窗口。再次,基于0.18-μm CMOS低压工艺,提出了双阱双向二极管触发SCR(DWDD_DTSCR)和五阱双向二极管触发SCR(PWDD_DTSCR)两种新型器件。它们不仅可实现较强单位面积ESD鲁棒性的双向ESD防护功能,还具有较小的电压回滞幅度。DWDD_DTSCR和PWDD_DTSCR器件在正向应力作用下的电压回滞幅度分别为0.1 V和0.3 V,在反向应力作用下的电压回滞幅度分别为0 V和0.4 V。然而,上述器件的导通电阻均较大,因此研究了不同版图对DWDD_DTSCR器件导通电阻的影响,提出了减小PWDD_DTSCR器件导通电阻的优化方案。最后,基于21-nm CMOS低压工艺,提出了开态PMOS串联二极管触发SCR(PMOS_DTSCR)和三阱单向二极管触发SCR(TW_DTSCR)两种新型器件。与直接连接的二极管触发SCR器件相比,PMOS_DTSCR器件的电压回滞幅度不变,仍呈现无电压回滞特性,导通电阻较小,约为0.7Ω,电压钳位能力较强;虽然TW_DTSCR器件的电压回滞幅度较大,但通过调整P-well中的注入区间距,可将其电压回滞幅度由0.6 V减小至0 V。该工艺平台的设计方案均可应用于1.5 V IC的ESD防护。