论文部分内容阅读
该文首先系统地介绍了多值逻辑的逻辑设计.尤其是多值逻辑的代数系统、多值基本 门电路以及它们与二值逻辑的联系和区别.然后基于K.Vijayuan Asari和C.Eswaran提出的 多值逻辑函数的解析表达式,设计了一种通用的MVPLAs的优化设计问题.以对二变量四值逻辑加法器的应用为例,给出了具体的实现电路以及一定的仿真波形.对比分析表明,能够达到减少其内部二值"与--或"阵列规模的目的.最后,该文运用线性代数理论MVPLAs优化前后的复杂性进行了分析.结论为:由普通MVPLAs来实现一个任意n变量p值 逻辑函数所需的最大存储单元数为n(p-1)p+(p-1)<2>p<,n-1>;而优化后的MVPLAs所需的最大存储单元 数为(n·p+[log<,2>
])([log<,2>
]·p