随着后摩尔时代的到来，三维封装技术是未来电子产品封装的必然趋势，其中，硅通孔技术（Through Silicon via, TSV）是通过在芯片和芯片、晶圆和晶圆之间制作垂直导通以实现芯片间互连的最新的三维封装技术，也是目前最热门的技术。由多种材料间热膨胀系数不匹配引起的热应力将影响芯片的性能和可靠性，这一问题是TSV技术必须解决的问题，因此，热应力的研究成为了三维封装可靠性研究的重要组成部分。本课题致力于研究TSV对芯片热应力的影响，采用有限元分析法，通过TSV的二维与三维模型研究单个TSV（圆柱型、圆台型与博世刻蚀型）以及多个芯片堆叠模型中的热应力及变形，并研究不同尺寸，材料以及结构的TSV与芯片三维封装热应力之间的关系，研究成果可为集成电路设计师设计出高性能、高可靠性的芯片提供理论基础与指导意义。研究表明，在单个硅通孔的所有模型中，铜填充模型的热应力均远大于钨填充模型的热应力，应力最大值出现在较大变形处，且直径小的硅通孔热应力更大。在通孔深度逐渐变大的过程中，圆柱型与圆台型硅通孔的应力变化趋势相反，圆台型硅通孔更适用于高深宽比，且上下直径差较大的模型中。对比而言，博世刻蚀在“钻蚀”工艺中有较大优势，但相比光滑孔壁模型应力却明显偏大，尤其是在有阻挡层（Ti/Ta）的模型中。硅通孔的二维横向剖面模型只适用于研究通孔中心面的应力，不能代表通孔两端的应力大小与分布。此外，通孔间距及排列方式也对应力有影响，需要合适地选取参数以优化应力大小与分布。在多片芯片堆叠的模型中，选取合适的材料组合（如二氧化硅隔离层与W-Sn-W键合、ABF隔离层与Cu-Sn-Cu键合）能有效减小热应力。由于三维模型最能直观地表现多片芯片堆叠后的整体变形，故详细研究了芯片大小，通孔密度与尺寸以及堆叠芯片层数等因素与热应力间的关系。结果表明多层芯片堆叠后的变形主要发生在底层和顶层芯片中。芯片大小、上层芯片的等效热膨胀系数及堆叠芯片数量均与芯片的变形正相关。