随着卫星通信、移动通信、电视广播、雷达、电子战系统朝着数字化发展的趋势，数字接收机得到了广泛的应用，因此对数字接收机的性能提出了更高的要求。本课题的目的是设计一个测试系统能够对数字接收机中模数转换（ADC）电路的性能参数进行测试，本文的内容是设计和实现该测试系统的硬件平台，硬件平台的作用是通过光纤接口接收ADC采样数据，进行大容量缓存并通过紧凑型外设互连标准（CPCI）总线上传到计算机进行ADC性能测试。首先，本文介绍了硬件平台中采用的关键技术例如CPCI总线传输技术和光纤传输技术的发展状况，同时介绍了系统实现的基本功能和主要的测试指标。其次，介绍了系统硬件平台的设计方案。为了实现对高速光纤数据的接收，设计了四路光纤通道，其中两路使用单模光模块，另外两路使用多模光模块，每路数据率都高达2.5Gpbs。利用两片DDR2存储芯片缓存大容量的高速光纤数据，最大存储容量达到2Gb。采用CPCI总线技术实现硬件平台与计算机间的数据通信，同时本设计采用集成了多路高速收发器的高性能FPGA，高速收发器能够把光模块输入的高速串行数据解串为低速并行数据，方便DDR2的存储。然后，本文介绍了系统的FPGA逻辑设计方案。FGPA逻辑方案设计详细介绍了各个功能模块的FPGA逻辑设计包括：CPCI总线的FPGA逻辑设计、DDR2的FPGA逻辑设计、高速收发器的FPGA逻辑设计、数据校准单元、数据解包单元等。最后，本文给出了每个模块的调试结果以及系统整体联合调试的测试结果，测试结果显示系统基本达到项目需求。