论文部分内容阅读
LDPC码作为迄今为止性能最好的纠错码之一，目前已经被许多数字通信标准所采用。随机译码算法是一种最新提出的迭代译码算法，与LDPC译码通常所采用的最小和算法相比具有更低的译码复杂度。本文主要介绍并且分析了几种随机译码算法，并且在此基础上提出了一种的基于大数逻辑的边存储器(MEM)的随机译码算法。仿真结果表明LDPC码采用随机译码算法可以得到相当好的译码性能。除此之外，论文基于FPGA设计并实现了准循环LDPC码的8比特并行高速编码器。采用Xilinx公司Virtex-6系列的XC6VLX240t芯片和Verilog HDL语言实现的译码器，实现的编码器的吞吐速率可以达到1.2Gb/s。