随着集成电路规模的扩大,传统的验证方法很难满足现代超大规模集成电路不断增加的验证需求,而UVM（Universal Verification Methodology）以其高效率、非定向测试和可重用的特点正在成为验证领域的研究热点,因此本论文将对UVM方法学进行学习和研究,并搭建一个基于UVM的AMBA（Advanced Microcontroller Bus Architecture）总线验证平台。本论文首先对UVM验证方法学进行了研究,同时对AMBA总线的功能、特点和应用进行了说明,并对AMBA总线协议模块的端口和时序进行了分析;基于对UVM和AMBA总线的研究,论文用System Verilog构建了一个基于UVM的AMBA总线验证平台,该总线验证平台由AHB（Advanced High performance Bus）、APB（Advanced Peripheral Bus）和APB桥三个子平台构成;子平台利用UVM的sequence、config＿db和phase等机制,采用UVM的TLM（Transaction-Level Modeling）通信方法,构建出UVM层次化树形结构,通过调用virtual interface虚接口函数,分别实现了对AHB协议、APB协议和APB桥的功能验证;同时每个子平台都支持功能点的添加与删除、不同功能点激励波形的随机发送、激励波形与反馈波形的监测与对比、错误结果自动报告和验证报告自动生成等功能;论文针对各个子平台特有功能和特性分别设计了专用的makefile脚本文件,通过参数化配置简化平台使用,确保子平台调用指令的正确性;本论文还使用Verilog语言设计了AMBA总线固定优先级仲裁器模块、APB桥模块和符合APB协议的memory模块,用于对子平台和总平台基本功能的验证,通过对实测波形的检查,平台功能正确,达到预期设计要求。本论文基于UVM搭建了一个AMBA总线验证平台,通过简单的参数配置即可实现对符合AMBA总线协议的模块进行全面的功能验证,对具有AMBA总线的So C芯片验证有很强的实用价值。