论文部分内容阅读
随着生产工艺进入深亚微米时代,芯片的工作频率越来越高以后,基于单固定故障的扫描测试方法和故障模型已不能测试到全部的生产制造缺陷,故应使用新的at speed scan测试(即实速测试)将频率增加到与芯片的实际工作频率一致才能捕获到尽可能多的制造缺陷。当扫描测试模式增多以后,测试所生成的测试向量的容量,测试所需的I/O端口数目及测试时间也随之巨量增加,且庞大的测试数据量会导致过长的测试时间,也可能超出ATE(Automated Test Equipment,自动测试设备)的容量,而对所生成的测试向量进行压缩的方法可以很好地解决以上难题。相对于其他ATPG(Automated Test Pattern Generation,自动测试向量生成)工具而言,基于Tessent TestKompress工具的EDT(Embedded Deterministic Test,内嵌式确定性测试)技术是一种很好的能获得相对较高的测试覆盖率的压缩技术。它可以在不降低测试覆盖率的前提下,通过把测试集合变得更简单来减少测试向量的数据量并加速电路测试。通道共享是一种通过在相同的EDT模块之间用广播扫描的方式和在不同的EDT模块之间用分离控制通道和数据通道的方法来减少测试所需的I/O端口的方法。该项目是基于一款28nm工艺,设计规模为370万门,可用的测试端口数目为128,最大的测试向量存储器容量为8M,最低标准的测试覆盖率为96%的基带芯片设计。基于现有的测试资源和技术要求,若不考虑测试压缩,则是很难实现的。本文以测试压缩结构为基础,主要研究以下内容:(1)简单介绍了常见的测试向量压缩方法,包括测试激励和测试响应的压缩,并详细分析了基于Tessent TestKompress工具的EDT压缩结构的电路组成部分及其工作原理;(2)描述了模块化的EDT结构相关的参数和性能评估需考虑的因素,并讲述了该如何在整个设计中加入EDT压缩结构,以减少测试所需的存储器容量和测试时间;(3)简单介绍了在实际项目中与EDT压缩逻辑相关的DRC(Design Rules Check,设计规则检查)违例的分析方法;(4)分析了该如何将测试压缩技术与通道共享技术结合使用以减少测试所需的I/O端口;(5)简述了TestKompress工具和DFTMAX工具压缩逻辑的优缺点及压缩逻辑未来的发展趋势。经实验证明,使用EDT压缩结构与不带压缩的普通设计相比,基于压缩结构的设计在保证测试覆盖率达到97.85%的前提下,基本上能保证平均每个测试向量所需的存储器容量约为20KB,测试一颗芯片所需的时间约为182ms,故测试芯片的成本将大大降低,并加速了芯片的设计周期。在该设计中,目前暂且未考虑芯片测试时的功耗,而这将会影响芯片的使用寿命。故在接下来的工作中,可继续探索基于低功耗的测试数据压缩,从而来降低芯片测试时的功耗。于此同时,还应考虑用其他方式来增加整个设计的测试覆盖率。