△-∑数模转换器的核心技术是过采样和噪声整形技术。相比传统类型的DAC而言，△-∑DAC的主要优势有以下几个方面：其数字化特性便于实现嵌入式集成；其简单工艺使得它在成本方面也具有一定的优势；此外，其固有的线性以及对差分非线性和背景噪声的不敏感特性，使得系统可以实现很高的信噪比。最重要的是，它可以达到其它类型的DAC无法达到的精度和动态范围。 △-∑数模转换器的主要功能模块包括过采样滤波模块、△-∑调制器和DA转换单元。由于本文的工作是建立在FPGA实现方式的基础上，其DA转换单元需要另外的模拟电路搭建，因此，主要针对过采样滤波模块和△-∑调制器进行研究。 本文设计的过采样滤波模块采用三个半带滤波器和一个CIC滤波器级联而成，具有良好的通带和阻带特性，最终实现了64倍的采样率提升。同时，对于三个半带滤波器，均采用双相结构实现，并对其16位系数进行了CSD编码处理，不但把定点常系数的乘法运算转化为移位相加，而且还大幅度降低了加法(或减法)的运算次数，达到了提高运算速度、降低功耗、减小面积的多重目的。 由于不稳定性因素的存在，高阶△-∑调制器的设计与实现一直存在比较大的难度。综合大量文献中的经验原则和方法，详细阐述了稳定的高阶、高精度△-∑调制器的设计过程。并以此为依据，最终采用CIFB结构，设计并实现了5阶、64倍过采样、1比特调制的△-∑调制器。在设计过程中，通过优化调制器噪声传递函数的零、极点，使信噪比获得了大约17dB的提高；在电路实现上，本方案通过在控制数据流动的状态机中安排必要的运算时序，复用了加法器和乘法器，使加法器和乘法器的数目均从12个降低到1个，减少了大量的运算单元，很大程度的减少了电路的复杂性。经验证，该设计克服了高阶△-∑调制器特有的不稳定因素，并且信噪比和动态范围均超过120dB。 本文设计的△-∑DAC已经在Altera公司的CycloneII系列EP2C35 FPGA器件下得到硬件实现和验证。