卷积神经网络(CNN)是由人工神经网络扩展而来的一种深度学习结构,近年来,已被广泛应用于视频监控、移动机器人视觉、图像搜索引擎等领域。CNN是一种计算密集型算法,通用处理器不能充分挖掘其并行性,难以满足其实时性要求。目前CNN主要使用GPU实现,但GPU的高功耗使其不适合应用于嵌入式设备。ZYNQ作为一款支持软硬件协同开发的So C平台,使用ZYNQ开发既能收益ARM丰富的生态系统资源,又可获益FPGA的灵活性和可重构性。本课题基于ZYNQ平台,实现一种具有高度并行化、可重构、高吞吐率、低功耗的卷积神经网络加速器。本文首先介绍了CNN的基本原理和结构,根据CNN算法的计算特点探索一种可并行计算的卷积运算电路结构。本文重点分析了循环展开和循环平铺的电路结构及数据通信方式,并提出了最优循环设计方案。本设计采用ARM+FPGA的计算框架,硬件端实现CNN模型的前向传播计算,软件端完成数据传输与控制。在硬件上设计了卷积层电路、池化层电路、激活函数层电路及访存电路。为降低带宽访问量,本文提出了一种计算数据在内存中的特殊排列方式。本文通过软硬件的协同设计,完成了对VGG16网络的分类识别,单张图片的平均分类时间为250ms,top5的准确率为91.80%,相比用软件计算的方式仅有0.5%的损失。加速器在计算性能上达到62.00GPOS的有效算力,分别是GPU和CPU的2.58倍和6.88倍,其MAC利用率高达98.20%,逼近Roofline模型理论值。加速器的计算功耗仅为2.0W,能效比为31.00GOPS/W,是GPU的112.77倍和CPU的334.41倍。实验结果表明,本文提出CNN加速器适合应用于嵌入式设备。与近年来相关领域文献对比,本文提出的方案在资源和功耗受限的情况下可以提供更高的性能。同时该加速器适用于其它应用神经网络架构的系统中,具有较高的应用推广价值。