随着信息产业的高速发展以及视频直播、虚拟现实等新兴业务的高速普及,5G对于通信系统的传输速率、传输带宽及时延等都提出了更高的要求。混合自动重传(HARQ)是5G中实现低时延的一项关键技术。其一方面利用前向差错控制编码的纠错能力,另一方面对没有得到纠正的码字进行重传,以增加译码比特的信息量。本文对5G中HARQ重传方案进行研究,并且在FPGA上完成接收端相关模块硬件结构的设计与实现。主要工作有:(1)根据5G NR标准中规定,搭建支持HARQ的5G链路级仿真平台,完成发送机、物理信道以及接收机的设计与实现。重点研究5G物理层新引入的技术,包括数据信道采用的准循环低密度奇偶校验码(QC-LDPC)的编译码算法,发送端及接收端HARQ架构的设计等。依托此平台,分析不同物理信道下重传带来的系统增益,并且仿真5G中新提出的基于码块组进行重传的方案,分析该方案的频谱利用率。(2)针对5G数据信道提出一种自适应HARQ重传方案,该方案将编码码块经过的等效信道进行划分,通过接收端反馈的子信道质量,对重传起始位置重新映射,保证上次传输过程中经历较差质量信道的数据重传时经历的信道质量较好。本文对新提出的方案进行仿真,结果显示在相同误块率前提下,新方案相比于原HARQ方案,可以获得0.45到0.5dB的信噪比增益。(3)对5G接收端HARQ重传部分进行FPGA硬件实现,本文设计的硬件工程完成了接收端包头参数解析,重传数据处理以及DDR仲裁控制等功能。为了防止多个模块同时对DDR发起读写请求而造成冲突,本文重点设计了 DDR仲裁控制机,包括读写控制模块、DDR仲裁模块以及DDR控制ip核,在仲裁控制中实现硬件的轮询调度算法以保证DDR读写过程顺利的进行。本文设计的并行HARQ模块吞吐率可达10.6Gbps,满足5G高吞吐率的需求。