随着大规模集成电路技术的发展以及广泛应用,电路板的复杂程度以及表面贴片密集程度越来越高。电路板的故障检测,尤其是对芯片的测试面临一系列的挑战。随着芯片的封装越来越精细,引脚越来越密集,元器件的组装的密度日益增大,就会在电路板焊接的时候容易出现开路或者短路、贴片元器件安装方向倒置、选用了错误的元器件等一系列的故障,再使用依靠物理手段(即运用物理探针接触到电路板上的线网,进行电性能检测)测试电路的针床测试技术就显得单一、传统,很难做到对此类电路板的有效测试,甚至会对集中度更高的电路板造成损坏。针对上述高度集成电路板中出现的故障问题,目前较受欢迎解决方案是运用边界扫描技术。这种技术的核心思想是用由移位寄存器构成的边界扫描单元连接在芯片管脚和芯片内部逻辑电路之间,以便于加载测试向量和捕获测试相应向量。在1990年,边界扫描测试技术被IEEE接纳,形成了IEEE1149.1标准。这个标准对数字集成电路提供了规范化的测试存取端口和边界扫描结构,它不仅能给板级、拥有复杂集成电路或者高密度表面贴片技术的电路板提供测试方案,还能对具有嵌入式可测试特征的数字集成电路提供测试存取和控制的方法。此标准出现不久,就很快被IC(Intergrated Circuit)生产商认同,市场上出现了众多与边界扫描测试结束相兼容的器件和测试设备。目前已经成为计算机辅助设计工具的一个重要结构特征,应用于电路仿真的调试和故障诊断中。本课题采用目前应用最广的ARM处理器以及FPGA处理器,以它们为中央控制器,采用边界扫描技术,对较复杂的电路板进行故障检测,设计出一套实用的故障检测演示系统。系统通过运用扫描链路实现设备级、板级、器件级故障的自检测与隔离,并结合自动测试系统完成系统各级故障的检测隔离。为达到较好的演示效果,本论文特设计故障模拟模块。模拟预期出现的故障,以检测系统的实用性以及灵活性。