JPEG-LS是静止图像的无损压缩标准,在压缩过程中没有信息损失,可以完全地还原为源图像。JPEG-LS的平均压缩率在2：1左右,在卫星遥感、医学检测等对图像质量要求高的领域得到了广泛的应用。本文针对医学检测应用设计了低功耗的JPEG-LS硬件编码电路。整个JPEG-LS的硬件设计,分为存储器模块、正常编码模块、游程编码模块、Golomb编码模块。编码电路首先通过存储器接口将图像数据读入到本地RAM中,正常编码模块根据当前像素及其上下文像素计算出当前像素的预测误差。游程编码模块根据像素预测值与像素真实值是否相等在“游程扫描”和“游程中断”这两个状态之间进行切换,并计算游程编码扫描长度和游程编码中断像素值。Golomb编码模块对预测误差做除法,对商进行一元码编码,对余数进行二进制编码。本文的设计以LOCO-Ⅰ代码为参考,采用Verilog设计硬件电路,以相同的图像数据作为输入,对比软硬件的输出结果确认功能正确性。在SMIC180nm工艺下进行JPEG-LS电路综合,电路等效逻辑门为37443。以多幅典型图像的测试集,编码电路的平均压缩率为2：1,平均压缩时间为26ms,在40MHz时钟频率下平均功耗为5.5mW。