锁相的概念早在20世纪30年代提出，并很快在电子通信系统中获得广泛的应用。随着通信领域的迅速发展，工作频率也越来越高。而更高的工作频率，意味着对相位噪声的要求也变的更为严格。本课题主要针对高速应用系统中锁相环的应用，设计一种可以倍频低频信号的低噪声电荷泵锁相环。　　本文阐述了锁相环发展的历史背景和国内外发展现状，研究了锁相环的工作原理，从电荷泵锁相环整体结构出发，在S域分析了锁相环的线性模型，研究了锁相环的跟踪和捕获特性以及其瞬态过程，分析了电荷泵锁相环的锁定时间表达式，来指导锁相环结构的具体设计。详细地分析了锁相环的相位噪声性能以及电荷泵锁相环各模块与整体的相位噪声计算公式，并依此讨论了各模块对系统噪声性能的影响。着重分析了压控振荡器的相位噪声模型，在对已有的几种压控振荡器相位噪声模型进行深入分析的基础上，讨论了低噪声环形振荡器设计的基本原则，对环形振荡器中的电源/地噪声、闪烁噪声以及热噪声提出优化方法。　　详细地介绍了本文设计的低噪声电荷泵锁相环结构，分析了锁相环环路带宽和相位裕度与相位噪声的关系，依此计算环路滤波器参数值来得到最佳相位裕度。在对电荷泵锁相环各部分结构包含鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及分频器进行深入分析的基础上，设计了一种用于频率合成的低噪声电荷泵锁相环。　　本课题采用HHGRACE 0.11-um 2P4M CMOS工艺，利用Cadence Virtuoso工具完成电荷泵锁相环的各模块电路设计以及性能仿真。电荷泵锁相环工作在1.5 V的电源电压下，锁定频率是144 MHz。锁定时间小于10 us，电路电流小于300 uA，锁相环的整体相位噪声为-110.53 dBc/Hz@10 kHz，电路各部分和整体达到了设计指标。