论文部分内容阅读
本文结合1.5μm SiGe BiCMOS的实际工艺条件,提出了基于分子束外延技术（MBE）的SiGe BiCMOS器件结构,并针对其关键参数进行了优化设计。重点考虑了SiGe HBT基区厚度、Ge组份、掺杂浓度对器件性能的影响,同时优化了发射区和集电区结构参数。仿真结果表明,该HBT电流增益β达到210,截止频率fT达到32GHz。同时对Si CMOS的栅氧厚度、沟道掺杂浓度以及电学性能匹配度进行了优化设计,优化后的NMOS和PMOS的阈值电压Vth分别为0.75V与-0.65V,跨导gm分别为145μS/μm与62μS/μm,显示了良好的电学特性。通过对BiCMOS进行工艺仿真,发现工艺过程中的离子注入损伤与基区杂质外扩将导致HBT电流增益和特征频率严重退化。为抑制离子注入和杂质外扩对器件性能的影响,本文采用SiO2作为掩蔽层,对集电区进行低能量（30KeV）、低剂量（3.25×1011cm-2）的离子注入,并在基区两侧生长15nm的SiGe本征阻挡层。工艺仿真结果表明,对于杂质扩散距离为10nm和40nm的情况,生长阻挡层后的HBT的电流增益与特征频率分别提高了50%与30%。综合HBT部分的器件参数设计和工艺仿真修正,折衷考虑确定了适用于1.5μm SiGe BiCMOS工艺流程的器件初始值。在此基础上,结合中电集团24所的具体工艺条件,对基于MBE技术的SiGe BiCMOS工艺流程进行了优化。该流程将CMOS工艺中的栅氧化安排在SiGe基区形成之前以控制热开销,并用离子注入、快速热退火（RTA）代替了扩散、高温退火等传统工艺,在设计中最大程度上保证了SiGe材料的低温特性。最后,针对SiGe BiCMOS工艺流程中的关键工艺步骤——SiGe非选择性图形外延进行实验,并进行了扫描电子显微镜（SEM）、原子力显微镜（AFM）、透射电子显微镜（TEM）、X射线双晶衍射（XRD）与位错密度测试。结果表明,样片图形内SiGe岛状生长被有效抑制,其表面平均粗糙度为0.45nm,位错密度为0.3×103cm-2 1.2×103cm-2,图形边界处材料生长连续性良好,未出现位错堆积。实验证实,采用该方法生长的SiGe基区材料满足SiGe BiCMOS器件与电路制备要求。